EDA就是电子设计自动化的英文缩写。作为电子系的学生,这个东西当然要学了。
而VHDL是EDA软件里面一种重要的描述语言。
这个礼拜开始,正式开始要学VHDL了,作为一门专业技术,学好它对于以后找饭碗当然是有莫大的帮助,稍微了解了一下,发现VHDL和verilog比起来,好想比较“不行”,这个也就算了,只要用它的人强就好了,但是我们的那个VHDL“老师”差劲的可不是一般两般。之所以老师打双引号,是因为她根本就不是老师,而是我们正式老师的一个研究生,看样子是今年就要毕业,但是她的那个水平(跟学了三天EDA的人水平差不多)居然还有脸出来教我们,真是晕极了……
看到这种人我就知道为什么大学毕业生找不到工作了,又为什么研究生也找不到工作了,原因是读了跟没读是一样的。
跟堂哥聊天得知的一些信息是学FPGA是非常有前途的。
没有评论:
发表评论